如果几个核心可较好工作，那么许多核心应该更好。但当谈到HPC时，情况并非总是如此，尽管Top500排名（由64核Epycs堆叠而成）会让您相信这一点。

在与Atos和联想HPC部门的高管交谈时，我们清楚地看到，虽然更多的内核很好，但客户真正追求的是内存带宽、更快的I/O和更高的时钟速度。

然而，AMD和英特尔在追求每一代更高的内核数量时并没有退缩。AMD的“Genoa”Epyc 9004号称多达96个核心，其即将推出的“Bergamo”芯片将使这一数字增加到128个。与此同时，英特尔的“Sapphire Rapids”至强处理器最高排名为60。

显而易见。英特尔和AMD，以及Ampere Computing在向超大规模计算和云提供商销售高内核数芯片方面做了大量的工作，对于这些公司，每个节点上的内核越多，客户就越多。经济学很简单，核心就是这个舞台的国王。

对于主流HPC工作负载来说，情况并非如此。此外，追求更高的内核数量会带来一些与HPC客户特别相关的问题，其中最紧迫的是带宽。

不平衡

联想负责高性能计算和人工智能的副总裁Scott Tease说，他们的许多高性能计算用户对内核并不敏感，他们并不太关心内核，真正关心的是更高的内存带宽。

对于许多人来说，这并不奇怪。更多的内核也意味着分散有限的可用内存带宽。虽然AMD和英特尔都受益于这一代更快的DDR5内存，比DDR4提高了约50%的带宽，但当芯片制造商也以相同的幅度增加内核数量时，这并没有太大的影响。考虑到这一点，英特尔和AMD采取了非常不同的方法。

让我们从英特尔开始，它可以说采取了更有趣的路线，将64gb/秒的HBM2e堆叠内存放在Sapphire Rapids Xeon Max CPU芯片附近。这相当于超过1tb/秒的内存带宽，是采用普通DDR5内存通道的至强处理器的3倍多。在56核Max系列CPU部分，每核带宽约为18gb/秒。相比之下，AMD的顶级部件可能有40多个内核，但只能为每个内核提供4.8GB/秒的带宽。

Atos的HPC首席技术官Jean-Pierre Panziera在谈到Xeon Max的下一代平台时表示，“这是一个相当大的带宽增长。对于带宽敏感型应用程序，例如，用于天气预报的大量计算流体力学工作负载，这可能会带来很大的改进。”

当然，64GB并不是一个很大的内存容量——每个内核在1.14GB和2GB之间，具体取决于您使用的是哪种至强处理器。您可以使用DDR5进行扩展，但这样一来，就只能使用速度快1/3的内存，并依赖芯片固件或ISV集成来处理数据移动。

然而，对于一些工作负载，这可能是绰绰有余。我们可能会发现人们采用GPU的许多原因，如果CPU上有HBM，其中一些工作负载可能会很容易转移回CPU。

另一方面，AMD坚持采用屡试不爽的方法，以牺牲主板空间和稍高的延迟为代价增加更多的内存通道。Genoa芯片产品堆栈中拥有12个内存通道，结合DDR5内存的更高传输速率，带宽达到460GB/秒——是Milan Epyc 7003s的两倍多。

虽然在纯粹带宽方面，它没接近英特尔Max系列，但有很大的不同，特别是在AMD的低核心数部件上。由于AMD使用常规的旧DDR5，他们不会像英特尔的Xeon Max那样依赖软件捆绑进行内存分层。

根据Tease的说法，在平衡内核和内存带宽方面，英特尔拥有“明显的优势”，但更希望看到HBM在业内得到更广泛的推广。

AMD的X系列

谈论Max系列CPU时，很难不与AMD的X系列部件相提并论，X系列部件不是在CPU芯片上的HBM层SRAM，而是支持芯片的L3缓存。

该技术使用3D-V-Cache，这是用于在芯片核心复合芯片（CCD）上放置额外SRAM的高级封装技术，让AMD能够在每个芯片上增加64MB的三级高速缓存，每个芯片总共96MB。在顶级芯片上，这相当于768MB的三级高速缓存。

AMD声称，通过在L3缓存更多的工作负载，可以大幅提高带宽密集型工作负载的吞吐量，在Synopsys VCS测试中提高了66.4%。然而，Tease和Panziera都没有3D V-Cache相关产品的销售，性价比似乎是首要关注的问题。

Panziera说，“到目前为止，我们从所有应用和基准测试中看到的是，性能的提高并没有与价格的提高相匹配。缓存带来了一些东西，但对HPC来说不算什么。”

对于Tease来说，HBM有望成为一个更加灵活的媒介。“有许多工作负载，就像针对CFD类型工作负载的EDA，如果它们能够放入缓存中，那就太好了。但如果它们比高速缓存大，那还得去主存，这会大大降低速度，”他说。“HBM更有可能将该代码放入HBM中，并真正利用更高的访问率。”

AMD还没有分享Genoa-X的细节，但我们可以猜测，它将提供比即将过时的Milan-X更多的缓存。

请调高频率

Panziera说，过去10到15年的现状是，CPU基本时钟一直停留在2GHz到3GHz范围内。原因应该不会让这里的任何人感到惊讶：芯片中装入的内核越多，驱动时钟的功率就越少。结果，基准时钟在很大程度上被搁置了。

只有少数芯片能处理好3GHz基频。当许多内核空闲时，大多数在Turbo模式下的最高频率不到4.1GHz。这是一种进步，但提升时钟是一种难以预测的现象，因为它们是由复杂的算法决定的，这些算法权衡了温度、功率预算、内核负载，甚至是决定每个内核应该提升多高的指令集。因此，我们只能以任何确定的程度来看待基准时钟，因为芯片低于基准时钟的唯一方式是它是否受到热损害。这种情况下，你有更大的问题要担心。

直到最近，AMD也是如此。然而，随着AMD Zen 4架构的推出，转向TSMC更高效的5纳米制造工艺，以及更高的总体TDP，Genoa的情况有所好转。该芯片制造商有几个性能超过4GHz的SKU，最明显的结果是更高的热输出。

我们已经知道Zen 4能够推动更高的时钟，这与AMD面向消费者的锐龙处理器采用的架构相同。该芯片制造商的16核7950X具有4.5GHz基础时钟，能够在大约230瓦的功率下提升到5.7GHz，尽管不是所有的核心都是如此。

“我们正在内核中游泳，”Tease说，他更希望看到芯片制造商的高性能计算部件上有更高的内核时钟。“我们发现，真正想要96核或128核的客户非常少。如果有一个频率为GHz以上的8核或16核器件就更好了。”

地平线上的APUs

性能提升的主要驱动力是GPU而非CPU，至少对于近年来加速的工作负载来说如此。

“CPU在服务器使用或服务器设计中的角色已经发生了某种变化，不再是运行大部分性能的基础。在很多情况下，CPU现在基本上就是交通警察了，”Tease说。

因此，芯片制造商应该尝试结合两个世界的优势，将CPU和GPU融合在一起，这并不奇怪。这当然不是一个新想法。到目前为止，它只是被归入轻薄笔记本等消费类硬件。

AMD最近展示了即将推出的Instinct MI300加速处理单元（APU），该单元明智地利用了芯片制造商的小芯片和3D封装技术。MI300A具有9个5纳米和4个6纳米小芯片，这些小芯片本身由两组HBM包围。

英特尔的“Falcon Shores”CPU-GPU组合遵循类似的轨迹。在即将推出的“Ponte Vecchio”GPU和即将推出的“Rialto Bridge”GPU核心中结合了X86 CPU内核和Xe图形内核。关于Falcon Shores的细节仍然有点少，但我们知道，像AMD MI300系列一样，Falcon Shores将包括CPU核心和GPU核心，共享一个“极限带宽”内存池，这可能是HBM3堆栈内存或其他东西。英特尔更喜欢称这款器件为XPU，它也将使用芯片制造商的angstrom技术制造。

虽然Nvidia的Grace-Hopper superchip不完全相同，更类似于AMD的MI300或英特尔的Falcon Shores。更重要的是，该设计将Grace CPU芯片与512GB LPDDR5X内存以及Hopper GPU芯片与80GB HBM封装在一起，通过高spedd NVLink端口互连，将在市场上击败AMD和英特尔。

然而，这种转变在几个方面给原始设备制造商带来了挑战，其中主要是热管理。如今，CPU的功耗超过400W，而GPU则高达600W。“我预计其中一些APUs的功率会超过1千瓦，”Tease说。

在这一点上，液体冷却不仅仅是一个好东西，而是一个需求。

另一个挑战是软件支持。虽然英特尔和英伟达在支持芯片的软件开发方面有着悠久的历史，但AMD却并非如此。“我们喜欢MI300和MI400的外观和路线图，但软件生态系统仍然是一个问题。对于普通客户来说，它仍然不是现成的，也不容易操作，”Tease说。

Panziera对Arm处理器软件成熟度表达了类似的担忧，比如Nvidia的Grace。“您可能会遇到这样的情况，70%的应用程序已经在此平台上启动并运行，但缺少的30%会迫使您回到X86平台上。”

我们毫不怀疑这些CPU-GPU组合将解决一些现有的HPC瓶颈，但可能不是所有的瓶颈，我们不知道它们如何有助于AI训练和数据分析工作负载，但我们会留意的。

原文链接：

https://www.nextplatform.com/2023/01/19/more-cpu-cores-isnt-always-better-especially-in-hpc/