世界是由计算机芯片驱动的。看看周围就发现无数运行于半导体上的器件，最常见的是电脑和电话等，还有烤面包机和汽车。随着对器件要求的不断提高，我们需要更强大、更节能的芯片。
多年来，半导体创新的步伐一直受到摩尔定律的推动，该定律指出，大约每两年，微芯片上的晶体管数量就会翻一番。但最近几年这种趋势已经放缓，因为我们已经碰到了用于开发芯片的材料的物理极限。2021年，IBM Research推出了世界上第一个2nm节点芯片，这是世界上最小的芯片。在此之前，近年来出现了一系列不断缩小芯片节点的创新。虽然距离行业从2nm突破中获得最大收益还有几年时间，但IBM Research一直在关注未来。
IBM已经确定了两个重大突破，我们相信这两个突破将引领我们走上设计1纳米及以上计算机芯片节点的道路。两者都在IEEE国际电子器件会议(IEDM 2022)上进行了展示。
互连3.0
在计算机芯片中，半导体元件之间的连线称为互连。它是电流在单个晶体管之间，以及存储器、处理单元和芯片中任何其他组件之间流动的方式——允许传输发生的互连越有效，芯片的效率就越高。几十年来，芯片之间最先进的互连是由铝制成的——直到1997年。
那一年，IBM宣布，它可以通过使用铜代替铝进行互连，使微芯片变得更小、更快。铜线的导电电阻比铝线低40%，这意味着处理速度提高了15%。在过去的几十年里，这种巨大的转变使得铜成为互连的行业标准。
但是和硅的情况一样，我们正在接近铜线的物理极限。在通往1纳米和更高的道路上，我们认为细小铜线的有效性开始减弱。IBM的研究人员一直在寻找铜之后的东西，答案可能在金属钌中找到。
铜互连总是需要阻挡衬垫材料来形成适当的布线结构。随着器件的缩小，铜线和衬垫材料的可用空间变得更小。钌可以扩展到1纳米节点以上，仍然是一种有效的导体，因此不需要衬垫，这有助于节省空间。通过减成图案方法形成的钌也可以潜在地用于一种新型的互连集成方案，称为顶部通孔集成。在这种情况下，互连通孔形成在导线的顶部，而不是导线的下方，从而允许为最关键的互连层形成连续的导线和自对准通孔。此外，由这种顶部通孔集成牢固形成的嵌入式气隙导致互连寄生电容减小，也将有助于更快和更低功耗的芯片。
IBM的团队已经研究钌的潜力三年多了，坚信这种贵金属是取代铜的有力竞争者。研究人员用极紫外光刻(EUV)双重图案在他们现有的机器上创建了测试结构，表明这一突破可用于目前的EUV机器，并有望扩展到下一代高NA EUV机器。我们称之为“互连3.0”，以反映超越铝和铜的新时代。
在接下来的几年里，研究人员计划改进他们的测试，以达到生产出完全可行的芯片的程度。但他们认为，对于1纳米节点和更高节点，钌为“互连3.0”铺平了道路。
VTFET的性能
在去年的IEDM会议上，IBM推出了VTFET，一种设计半导体的新方法。使用VTFET，晶体管组件垂直堆叠在彼此之上，而不是横向堆叠，这是自计算机时代开始以来设计芯片的标准。这极大地增加了单个芯片上可以容纳的晶体管数量，就像摩天大楼式城市比联排别墅类郊区的人口密度大得多一样。
在IEDM 2022会议上，该团队宣布已经在实际硅硬件中展示的最佳芯片上实现了技术目标90%的器件性能。该小组的研究表明，VTFET设计的性能有可能远远超过最先进的2纳米节点的纳米片设计，IBM Research在2021年首次推出了这种设计。
虽然用于2纳米芯片的纳米片技术仍有许多年的使用前景——大多数公司甚至尚未发布商业上可行的2纳米芯片——但IBM Research总是关注接下来会发生什么。
一年前，我们断言VTFET设计代表着构建下一代晶体管的巨大飞跃，这将在未来几年推动更小、更强大、更节能的器件趋势。现在，从最新的硅硬件结果可以清楚地看出，VTFET具有支持这些说法的性能能力。就像我们在2015年争论的那样，为了大规模生产7纳米芯片，行业将不得不采用EUV技术——这现在已经成为行业标准。同样，在2017年，IBM Research表示，纳米片器件结构将是FinFET之外的下一种器件架构，用于大规模生产更小、更高效的器件，目前业界已将其用于3纳米和2纳米节点。我们相信，在后纳米片时代，VTFET是未来几代创新芯片设计的可行选择。
将VTFET设计在空间和效率上的增益，与采用EUV双图案化互连实现的顶部通孔减成钌线工艺的潜力相结合，我们看到了在1纳米节点和更高节点中实现更小、更高效器件的漫长道路。
原文链接：
