据来自东京工业大学的研究人员报道，一项关于处理单元和存储器三维集成的技术已在全球范围内取得了最高可达到的性能，为更快、更高效的计算铺平了道路。被命名为“BBCube 3D”的这种创新的堆叠架构实现了比最先进的存储技术更高的数据带宽，同时还最大限度地减少了位访问所需的能量。

在当下的数字时代，工程师和研究人员不断推出新的计算机辅助技术，这些技术要求处理单元（如GPU和CPU）与内存芯片之间具备更高的数据带宽。一些现代带宽广泛的应用包括人工智能、分子模拟、气候预测和基因分析。

然而，为了增加数据带宽，必须要么在处理单元（PUs）和存储器之间添加更多的线缆，要么提高数据传输速率。然而，在实践中实施第一种方法较为困难，因为上述组件之间的传输通常是在二维空间中进行的，这样增加线缆的难度较大。另一方面，增加数据传输速率则需要增加每次访问一个比特所需的能量，即所谓的“比特访问能量”，这也是具有挑战性的。

幸运的是，日本东京工艺大学（Tokyo Tech）的研究团队可能已经找到了一个可行的解决方案。在最近的IEEE 2023 VLSI技术与电路研讨会上，Takayuki Ohba教授和他的同事提出了一项名为“无凸点构建立方体3D”（BBCube 3D）的技术。这项技术有潜力解决上述问题，以实现处理器单元（PU）和动态随机存取内存（DRAM）之间更好的整合。

正如其名称所示，BBCube 3D最显著的特点是三维空间中处理器单元（PUs）和动态随机存取存储器（DRAMs）之间的连接实现，而非二维。团队通过采用创新的堆叠结构，PU芯片位于多层DRAM之上，并通过通过硅通孔（TSVs）进行相互连接，成功地实现了这一壮举。

BBCube 3D的整体紧凑架构、非典型的焊接微凸点以及使用长线替代TSV，共同降低了寄生电容和电阻。这一系列举措显著提升了器件在多个方面的电气性能。

此外，研究人员采用了一种创新的策略，利用四相屏蔽输入/输出（IO）使BBCube 3D对噪声更具抵抗力。他们调整了相邻IO线路的时序，使它们始终不同步，即它们永远不会同时改变数值。这降低了串扰噪声，使设备运行更加稳定可靠。

团队对他们提出的架构的速度进行了评估，并将其与两种先进的内存技术DDR5和HBM2E进行了比较。 "BBCube 3D有潜力实现每秒1.6万亿字节的带宽，比DDR5高30倍，比HBM2E高四倍。" Ohba教授在解释他们实验的结果时说。

此外，BBCube 3D还在位元访问能源方面取得了重大突破。"由于BBCube具有低热阻和低阻抗，可以缓解典型的3D集成中的热管理和电源供应问题，" Ohba教授解释道，"因此，这项提议的技术可以达到令人瞩目的带宽，其位元访问能源分别只有DDR5和HBM2E的1/20和1/5。"