摘要
技术世界正处于量子计算和量子信息革命之中。自从理查德费曼著名的“底部还有大量空间”讲座（Feynman, Engineering and Science 23, 22 (1960))，暗示了采用量子力学的新型设备的概念以来，量子信息界在理解量子计算机的潜在应用方面取得了巨大进步，并为构建量子计算机奠定了基本要求。我们相信，下一个重要步骤将是展示量子存储器，在这种存储器中，相互作用的量子位系统存储编码的逻辑量子位状态的时间要比组成部分的时间长。在这里，我们描述了采用了表面代码的旋转技术，实现具有超导量子位的逻辑存储器的重要途径。关于互联超导量子位网络的技术现状将被描述，近期的重点领域将改进设备将被确定。总的来说，这一令人兴奋的领域的进展是惊人的，但我们正处于一个重要的转折点，在这个转折点上，将工程解决方案与量子架构考虑结合起来是至关重要的，这将为不久的将来实现可扩展的容错量子计算机奠定了基础。
引言
量子计算有望解决一些传统计算机无法解决的计算问题。简单地说，量子计算的目标是可以利用纠缠来探索计算中的相关性的问题，然后通过相长干涉选择正确的答案。例如，Shor 的算法通过利用量子干涉来测量算术对象的周期性来解决因式分解的计算挑战。
然而，这种计算能力的提高存在一个致命的缺陷。在量子计算机中，信息是以量子比特编码的，量子比特之间需要有很强的相互作用，外部输入用于控制，输出用于检测，但仅此而已。这导致了量子冲突：平衡恰到好处的控制和耦合，同时保持量子相干性。这种冲突代表了将物理量子比特错误率降低到足以直接使用它们执行长时间、困难、大规模、实用的量子计算的根本障碍。
幸运的是，已经证明使用量子纠错 (QEC) 可以执行容错量子计算。 QEC 的基本思想是将信息编码在一个较大物理空间的子系统中，这些子系统不受噪声影响。QEC 可用于定义容错逻辑量子位，通过在纠缠状态和非局部测量的叠加中采用微妙的冗余来从系统中提取熵，而无需了解单个物理量子位的状态。用于实施容错操作方案的特定架构与底层物理量子位的必要需求有关。
虽然有许多方法可以实现量子容错，但最有前途的方法之一是二维 (2D) 表面代码。代码具有较高的容错或阈值（约 ），只需要最近邻量子比特交互，具有简单的错误综合症提取电路，和一套基于横向门的容错逻辑、代码变形、或晶格手术。
总之，这表明，要构建量子计算机，我们需要：
- 一种与环境完全隔离的物理量子位，能够以可控的方式与多个额外的量子位进行寻址和耦合
- 支持可靠逻辑量子位的容错架构
- 逻辑量子位的通用门、初始化和测量
满足所有这三个要求的物理量子计算机仍然是一个很大的挑战。然而，在最近的工作中，捕获离子和超导系统中的物理量子比特已经达到了误差处于或低于阈值的程度，并且具有单独控制和读出的 4-9 个超导量子比特网络已经用于显示纠错的概念。在接下来的几年里，该领域将处于构建有趣的量子设备的阶段，其复杂性永远无法在经典计算机（约 50 个或更多量子位）上完全通用。这些设备将使我们能够以一种从未被探索的方式了解自然，为量子系统的模拟模拟提供新的见解。尽管如此，全面容错的通用量子计算这一艰巨任务方面的近期进展将取决于使用 QEC 来演示量子存储器：一种对局部错误足够稳定并最终允许基本无错误存储的逻辑量子位。
在这篇综述中，我们展示了中型量子计算系统将包括哪些内容，并讨论了相干控制的当前状态和超导量子位的读出。我们还详细介绍了社区在构建 O(100) 量子比特设备时将面临的一些主要挑战，以进一步推进 QEC 的最新技术并接近有用的容错量子存储器。
量子计算系统和容错架构
可以在如图1所示的分层结构中设想一个完全容错的量子计算系统 。该系统由两个主要层组成，物理量子位层和逻辑量子位层。较低的物理层包含通过 QEC 处理器控制的物理量子位，该处理器本质上是一个经典处理器，它使用物理量子位的测量结果来实现 QEC 代码。这种经典处理器跟踪出现的物理错误，并在物理量子位的控制上实施适当的反馈。图1的上层称为逻辑层，通过物理层的控制发挥作用。在这里，逻辑量子位被编码在完全纠错系统的物理量子位系统中，逻辑控制和读取由一个决定如何实现困难的量子算法的处理器控制，例如Shor、Grover和量子模拟。
图 1 量子信息处理器的系统视图。它由物理层和逻辑层组成。物理层提供纠错功能，由一个物理量子处理器组成，该处理器具有由 QEC 处理器控制的输入和输出线。该处理器又由逻辑层控制，其中定义了编码的量子位，并为所需的量子算法执行逻辑操作。
位于物理量子比特层最底部的是不完美的物理量子比特，它们已在各种不同的实验系统中进行了探索：超导量子比特、俘获离子、固态自旋, 核自旋, 非线性光子和中性原子量子位，这些只是一些更成熟的量子位系统演示多量子位操作的例子。这些系统中的相干时间相对不同。然而，出于量子计算的目的，将相干性标准化为系统可能的门（控制）长度是很重要的。特别是对于超导量子比特，相干时间在 范围内，门长度在 之间，每个相干时间的操作数成为一个非常有希望的数字（目前接近 操作）。
物理量子比特层的输入和输出分别是控制和读数。对于超导量子比特，控制可以涉及一整套微波电子和脉冲整形，以实现特定的量子比特旋转和两个量子比特的控制操作。这些控件上的噪声被过滤和衰减，因此量子位上的噪声可以忽略不计。通过放大阶段提高超导量子位的读数也很重要，其中第一阶段是量子限制的。模拟读出信号然后在经典计算机上或在定制的现场可编程门阵列 (FPGA) 中进行数字处理以进行快速处理。超导量子比特的物理层示意图如图2所示。虽然目前量子纠错过程是在室温下进行的，但将来可能会在稀释冰箱内的低温阶段执行其中的一些操作。
图 2 物理量子比特处理器位于稀释冰箱的底部 (15 mK) 板上。微波脉冲是在室温下使用合成器、任意波形发生器和混频器产生的。这些脉冲经过滤波和衰减，以确保量子位上的噪声可以忽略不计。量子位状态的高保真读出需要量子限制和其他低温放大，以克服数字化和加权零差测量的热噪声。QEC处理器位于上面，协调物理控制和读出功能，以执行错误纠正协议。
物理量子比特的特定排列由容错纠错架构的选择决定。旋转表面码 (RSC)具有较高误差阈值和简单的物理晶格排列，是目前最具应用前景的QEC方法之一。RSC 代码比标准表面代码使用更少的量子比特，图3a显示了它的概念化版本，由 个数据量子比特（图顶点处的黑点）排列成方格，其中d是距离的代码（显示为d = 5 代码）。这些量子位同时处于 ( )Z-parity（蓝色面）和X-parity（红色面）稳定器和逻辑量子比特是剩下的自由度不受约束的量子比特。Z(X) -奇偶校验稳定器是多量子位算子，由单个量子位Z(X) 算子在位于面部顶点的数据量子位上的乘积表示。一个合乎逻辑的 （Pauli X位翻转逻辑门）由连接两个X边界（红线）和逻辑 （Pauli Z相位翻转逻辑门）由连接两个Z边界（蓝线）的Z操作链表示。
图 3 a RSC 具有 个数据量子位（黑色圆圈）和 ( )X -（红色）和Z -奇偶校验（蓝色）检查，显示为d = 5。显示错误示例（黑色内有白色字母data qubit circles ) 以及用于周围奇偶校验的相应测量综合症。X和Z Pauli 操作的逻辑操作边界分别显示为红线和蓝线。b用于执行Z奇偶校验和X奇偶校验检查的量子电路。这些检查的顺序确保不会将任何钩子错误错误地分配为单量子位错误。c RSC 超导量子比特的物理实现，带有用于介导相互作用的量子总线。在这里，量子总线用于将数据量子位连接到校正子位，以进行Z和X奇偶校验检测。此外，提出了五个不同的量子比特频率（在量子比特内编号）的提议安排，以最大限度地减少串扰和可寻址性错误。
QEC 处理器（图1中的绿色面板）位于物理控制和读数之上，其功能是使晶格保持在图 3b所示电路实现的Z奇偶校验和X奇偶校验稳定器的同时本征状态。受控非 (cNOT) 门的顺序对于容错操作很重要，以确保所有错误校正子位正确识别提取过程中任何位置的单个错误故障。在每个循环中， 校正子位被提取，并且在没有错误的情况下，校正子位将在每个周期具有相同的值。每次校正子位改变值时，都会识别错误链的端点。从这些链中，可以使用 Edmonds 的最小权重完美匹配算法来找到校正操作集。校正适用于与测量结果相关的经典数据，而不是实际的物理量子比特。这确保了不需要对量子位应用纠正操作（没有额外的错误），也不需要复杂的反馈。
为了实现这个代码，我们通过使用量子总线来诱导数据量子位和综合症之间的耦合。总线的布置在图3c中显示为绿色方块，其中每个总线耦合到四个数据量子位，每个量子位耦合到两个总线，允许实现 RSC 所需的连接性的平铺。使用这种平铺并假设门是定向的（例如CR和可调频率激活门），至少需要五个频率来允许选择性的两个量子位门。在 IBM，我们使用共面波导微波谐振器作为总线，使用这种子晶格的连接多量子比特实验设备的示例如图4所示。
图 4 IBM 最近制造的四款设备的图片。左上角的设备包含 2Q(qubits)/1B(us)/2R(eadout resonators)，目前用于研究最优的双量子比特门。右上角显示了一个带有 3Q/2B/3R 的设备，用于演示奇偶校验测量。左下角是一个带有 4Q/4B/4R 的设备，用于演示 [[2,0,2]] 代码，右下角是一个 8Q/4B/8R 的设备，用于研究Z和X奇偶校验检查。插图显示了单个 transmon 量子比特的光学显微照片。
有了经过纠错的物理量子比特海洋，就可以进入图1的逻辑层。在 RSC 中，只有逻辑 Hadamard 可以横向实现（即逻辑门由单个 qubits 上的操作乘积表示）直到代码旋转。我们发现由于开销较低而具有吸引力的 cNOT 版本是由晶格手术提供的。其余逻辑门的最佳实现仍然是悬而未决的问题， 。众所周知，RSC 或任何 2D 稳定器代码无法横向实现所有通用门,并且需要蒸馏和注入等方法。就物理量子比特的数量而言， T门的蒸馏过程是最昂贵的，社区正在努力减少这种开销。通过这些逻辑运算，所有量子门都可以使用 Solovay-Kitaev 算法或更近的优化来有效地实现。在这一层的顶部是提出的量子计算应用，包括执行量子算法的可能性，例如 Shor 的因式分解、Grover 的搜索、或现实世界化学分子和动力学的数字量子模拟。
在本文的其余部分，我们主要关注图表的下半部分，详细介绍这种量子计算系统在超导量子比特技术方面的当前状态，该技术实现了 QEC 的 RSC 方法。我们将讨论超导量子比特社区在实现完全纠错物理量子比特表面的过程中面临的一些挑战。
超导量子位的相干性
基于约瑟夫森结(JJ)的超导量子位已成为构建实用量子计算机的竞争者之一。之前已经讨论过超导量子位的详细描述，在这里我们只提供一个简短的历史概述和当前最先进实现的简明描述。
超导量子比特由一个或多个电感器、电容器和 JJ 构成。由于采用了超导材料，这些系统中的损耗可以大大降低，这是必要的要求。JJ 由一个超导电极、一个薄绝缘体和另一个超导电极组成，允许库珀对穿过绝缘势垒，并有效地充当非线性电感器。这个电路元件是必要的，因为它的非线性导致量子力学能级不等间隔。与谐振子（或非谐性）的偏差允许隔离两个能级以提供量子比特的计算基态和。通常情况下，量子比特跃迁能量(在 到 之间)在微波频率范围内 ，对于像跨子量子这样的弱非谐量子比特，这种跃迁与从量子比特流形 ， 跃迁之间的差异为5%。
量子位的重要指标是相干时间、 和 （分别为能量弛豫时间和相移时间）。能量弛豫量化了量子比特从激发态 衰减到基态 所需的时间（量子比特翻转误差），而相移时间对应于量子叠加态所需的时间 之间的的相位关系 和（即相位翻转误差）。这两个量都起着重要作用，因为较短的时间会降低量子运算的准确性。
超导量子比特的第一次实验证明是在1999年由NEC的小组提出的，尽管 。由于这一开创性的结果，世界各地的许多团队通过改变超导电路来构思和实现各种各样的超导量子位，例如，通过添加被一个或多个 JJ 中断的回路或添加电容器。涉及所有这些变体的研究帮助社区阐明了限制连贯时间的因素。目前已知，电荷噪声、通量噪声、微波环境和材料等因素对微博噪声起着至关重要的作用。
任何耦合到量子位的具有有限品质因数的电磁模式都会影响。现在可以通过分析量子比特所看到的导纳的实部来分析计算来自各种外部耦合的限制。因此，多年来，许多结果表明如何减少或消除与存在的、有意或无意的电磁模式的残余耦合。同时，还必须尽量减少杂散辐射，特别是在可能产生准粒子的高频下。
介电损耗起着至关重要的作用，并且似乎限制了许多超导量子比特的。这被认为是由于耦合到量子比特电场的微观级的两级系统 (TLS)。这种介电损耗以两种不同的方式表现出来。首先，与任何量子比特的总电容有关的具有非零损耗角正切的块状绝缘材料可以限制T 1次。存在于这种散装材料中的连续 TLS 导致标准的指数衰减。然而，当仅存在少量 TLS 时，介电损耗会以不同的方式表现出来。某些特定频率的单个 TLS 可以耦合到量子位并避免产生其他不良影响中的电平交叉。
对于我们设计的传输量子比特，我们通常以 的跃迁频率为目标，非谐性为 ，因此电荷色散小于 。通过数值模拟与量子比特设计的静态场模拟相结合，我们的目标是实现 的量子比特电容，以及约 的 JJ 临界电流。结非常小（），这避免了隧道结中存在的 TLS 缺陷。分流电容器由间隔达 的金属焊盘形成，以最大限度地减少任何基板表面的介电损耗。这种类型的量子比特目前为 transmon 设备提供了一些最高和可靠的相干时间， ， ，比超导量子比特的初始演示提高了近 5 个数量级，足以证明纠错的概念。
超导量子比特的控制
要全面控制一个量子系统，能够执行任意的单量子位门和双量子位门就足够了。。对于超导量子比特，大多数研究人员都集中在使用微波驱动器，通过控制驱动器的幅度和相位在平面上执行任意单量子比特旋转。但是，对于transmon qubits，由于非谐性较弱，由于较高能级的影响，需要进行校正。标准是使用导数去除绝热浇口整形。这种方法已将单量子比特门保真度提高到 ，如基准测试所示。有趣的是，相干时间预测这些门应该会更好，但限制是什么仍然是一个悬而未决的问题。
用于超导量子比特的纠缠双量子比特门有许多变体，每一种都有各自的优缺点。我们发现将门分为两类比较方便。一类门包含所有依赖于底层量子位或某些单独子电路的动态通量可调性的门。这包括直接共振 iSWAP、和更高水平的共振诱导的动态 c 相 (DP)。第二类门包含所有量子比特具有固定频率且使用微波源激活相互作用的门。此类中的门包括谐振器边带感应 iSWAP、交叉谐振 (CR) 门、Bell-Rabi [70]微波激活相位门和驱动谐振器感应 c 相位 (RIP)。
动态可调门类的主要优点是能够在非常不同的状态下操作量子位：一种是量子位独立，相互作用可忽略不计，另一种是两个量子位相互作用最大化。在第一种方案中，无需专门的解耦方案即可轻松应用单量子比特门，因为量子比特不会出现明显的串扰误差。在第二种方案中，可以调整量子位以优化双量子位相互作用，从而实现最短的门时间。这允许简单的单量子比特门、强两个量子比特相互作用的可能性以及低串扰误差。这种门的主要缺点是依赖于通量可调量子比特，由于通量噪声，量子比特可能会减少相干时间，调谐期间与系统中其他能级相互作用的风险，以及由于片上可调谐通量控制或支持动态可调谐性的耦合器而导致的额外电路和控制复杂性。
对于微波双量子比特门的情况，量子比特的频率是固定的，因此可以停在相干的“最佳位置”或不可调谐。此外，寻址硬件和成形微波控制变得类似于单量子比特门。某些方案存在额外的电路复杂性，特别是 CR 门需要每个量子位的局部微波寻址能力。固定频率门最显着的缺点是权衡相干性或单量子位控制，以获得更强的双量子位相互作用。例如，在 CR 门中，会产生最强的两个量子位相互作用的量子位-量子位失谐也会导致单量子位寻址能力降低。这可能通过优化控制来克服。
快速高保真双量子比特门仍然是一个开放的研究领域，尽管 DP 门已经取得了很大进展，达到了 ，并且我们已经用 CR 门实现了 和与 RIP。展望未来，这些门需要做得更好，并且该领域的一个好的目标是实现低于 的误差，比 RSC 阈值小约 100 倍，这样开销就不会太大。随着这些保真度的不断提高，验证和确认中出现了重要问题。限制不同表征方法的误差变得至关重要：例如，尽管随机基准测试已成为该领域的标准，众所周知，这种方法无法挑选出特定类型的错误。
超导量子位的读数
为了辨别超导量子比特的状态，使用与谐振器的色散相互作用已成为标准。这种相互作用导致色散偏移，导致谐振器的频率根据量子位的状态而变化。用微波脉冲询问谐振器频率，通常在与基态和激发态对应的谐振频率的中点附近的频率上，反射信号的相位和幅度用于区分量子位的状态。适当的判别技术（包括机器学习）和优化控制协议，以减少和重置空腔状态是实现综合症检测所需的重复纠错协议的重要探索领域。
然而，改善读出的很大一部分重点是处理谐振器之后的电路，包括滤波器和放大器等元件。Purcell 滤波器,通常用于通过以量子比特的频率改变耦合的外部环境来降低量子比特经历自发发射（以及因此激发态弛豫）的概率。尽管最初的化身具有非常小的保护频率带宽，但从那时起，更好的设计允许更大的带宽版本，这应该允许 原则上远远超过 10 毫秒，同时仍然有足够的信号进行高保真读数。
量子限制放大器用于进一步增强读出谐振器信号，并且许多参数驱动选项现在已广泛使用。其中包括约瑟夫森参量放大器，它包含一个具有固有非线性、参量驱动的微波谐振器，以激活四波混频效应。其他放大器还通过约瑟夫森环调制器结合了三波混频，具有频率转换或非互交易性的额外好处。除了这些增加了最小半光子量子噪声的放大器外，还使用行波效应和 SQUID 研究了具有已证明方向性的近量子限制放大。总的来说，量子位读出放大器的复杂程度已经显着成熟，因此高保真单次读出是一种众所周知的实验技术。
未来的技术挑战
过去 15 年来，超导量子比特的技术进步令人震惊。然而，重要的是要问在中等规模的系统上演示量子计算现在需要什么，以及这样的演示可能是什么样子。随着当前的实验扩展到两位数的量子比特，可以执行 QEC 实验的 物理量子比特的晶格在短期内是完全有可能的。这样的系统将作为一种宝贵的学习工具，不仅用于测试 QEC 的可行性，而且还有助于深入了解如何将系统扩展到 的下一个级别物理量子比特。有了如此多的物理量子比特，一些规范的量子算法可能会在通用容错系统中进行测试。达到量子比特的这一重要中间阶段将代表着将下一级量子计算变为现实的重要垫脚石。
要成功演示量子位系统，仍有许多重要的技术挑战需要解决。除了相干时间的进步、高保真量子门的最佳控制和校准例程之外，以下列表代表了其他探索和进步的关键领域：
打破平面
迄今为止，多量子比特设备的布置仅限于单个物理平面。这对于超出 方格的系统有严重的限制。在这种情况下，网格内部的量子比特需要一条进出路径才能寻址。打破这种“3D”的方法有很多，包括标准的硅基光刻技术，例如硅通孔、倒装芯片多层堆叠或采用波导封装谐振模式。最终，解决方案还必须与低温兼容，保持相干时间和门保真度，同时不引入任何新的损失机制。
基板模式
为了容纳更多的量子比特，器件基板尺寸需要增加。由于基板管芯的边界条件，它将承载随着尺寸增加而频率降低的电磁模式。这些模式可以促进平面中量子位对之间的串扰和相干时间的减少。虽然目前这个问题可以通过巧妙的设计来规避，但从长远来看，这个挑战是一个悬而未决的问题。金属通孔是一种潜在的途径，尽管它们必须是低温兼容的，并且额外的制造工艺和材料也不能对相干时间产生负面影响。
芯片上的微波完整性
随着网络复杂性的增加，确保设计网络中损坏的接地层在相关微波频率下仍然正确连接在一起变得更加困难。接地不当会导致不希望的槽线模式和其他寄生微波谐振，这又会导致串扰和相干性降低。空气桥跨接、通孔和倒装芯片盖都是提高微波完整性的潜在途径。
约瑟夫森结重现性和准确性
在大型量子比特网络中，量子比特频率的变化将导致基频和更高能级的频率冲突。这种碰撞会导致强相关的相互作用、泄漏效应和可寻址性错误。目前，量子位器件设计的数值模拟已经允许准确预测量子位电容和耦合。然而，JJ 临界电流的波动目前约为 10%，这导致我们设计的量子比特发生了约 280 MHz 的变化。这是一个实质性的传播，只有通过更可靠的 JJ 制造才能得到改善。另一个方面是制造 JJ 的长期临界电流可变性，并研究可能影响连续实验冷却的扰动。
可扩展的控制和读出硬件
对于当前的量子比特网络设备，使用商用现货 (COTS) 设备进行控制和读出的成本还不高。然而，转向 O(100) 网络需要大幅降低每个量子比特的成本。这可以通过从 COTS 转向定制和有针对性的电子解决方案来实现。尽管如此，另一个需要考虑的重要警告是不同硬件的整体噪声性能（例如相位、幅度噪声），并确保这些不会限制不断降低的门控和读出错误率。用于 QEC 应用的读出硬件的可扩展性还取决于具有低延迟，以及以快速所需的测量速率执行完整的量子位状态识别、仪表和量子位重置的能力。
低温系统完整性
更大的设备还意味着更多的信号传输线和辅助微波设备，它们都位于稀释冰箱内。需要小心处理低温负载，特别是在适当地使用滤波、衰减、隔离和放大时，以免降低任何相干时间，同时提供执行快速和高保真操作的能力。低温系统环境的精确工程（例如热化、阻抗匹配、红外辐射屏蔽）以及减少隔离器、放大器、循环器等组件尺寸和质量的途径是开放研究的重要课题。
系统校准
最先进的高保真门实验已经表明，门的精度可能主要取决于校准所有必要微波脉冲参数的能力。那么，校准集的复杂性将如何随着系统规模的增长而增长？随着更多连接的量子比特，相关错误的可能性增加，并且需要开发新序列以确保这些对独立控制的性能没有显着影响。确定如何进行稳健且可扩展的系统校准对于高性能实验至关重要。
验证和确认
目前存在以相对直接的方式测量一个量子位或两个量子位门的准确性的工具。这些原则上可以扩展到更大的系统，但通常会随着量子比特数量的增加呈指数级扩展或仅提供部分信息。展望未来，确定量子门在更大的量子比特结构的子集上如何精确运行的工具将与 QEC 相关。一种当前技术，同步基准测试，这是一个起点，但尚不清楚它对不利错误的敏感程度。总体而言，验证和验证方法可能会从较小子系统上的引导技术发展而来，向上扩展到更大的晶格。
新的 QEC 代码
尽管表面代码及其变体对于指导当前的实验非常有吸引力，但与正常运行相关的开销仍然很大，尤其是在进行逻辑量子位操作时。社区正在积极努力通过寻找具有固有通用横向操作的新代码或降低对魔法状态蒸馏的要求来减少这种开销。
软件
最后，当一个 O(100) 系统建成后，这样的系统将如何运行？这种量子网络的汇编语言，在用户定义的程序中采用简单的指令集，被翻译成直接应用于量子比特的微波和/或通量信号序列，还有待观察。展望未来，需要开发标准化的软件和编译器代码库。
结论
总之，通往具有容错纠错功能的全面通用量子计算机的道路将是漫长、黑暗的，但充满了令人兴奋的挑战。然而，在不久的将来，O(100)量子位的系统已经触手可及，而且已经超出了在经典计算机上可以全面模拟的范围。这将开创量子信息科学的新时代，明确的硬件与广泛的理论思想相匹配，并最终展示出有用的逻辑存储器。一个非常有前途的途径是RSC，它提供了简单的网络，用超导量子位实现，在一致性时间、控制和读出方面显示了巨大和快速的进步。我们在本文中概述的挑战，虽然困难，但并非不可克服，通过巧妙的工程和新的见解，我们相信前方的道路是光明的。
