在操作系统和现在的CPU指令集中，有专有型，有在标准功能基础上提供一些原创空间的许可和可修改型，还有真正的开源型。你认为哪一个跑得最长？

几十年来，对于数据中心中的许多应用，操作系统遵循了从专有到开放，再到开源的历程，从大型机和虚拟机上的MVS，发展成大型服务器的小型OS/400和MPE等强大平台，到Solaris、HP-UX、AIX和数十种Unix变体，这些变体最终演化为一个通用的1170 APIs来提供少量的应用移植性，最后到开源的Linux。Linux最初是一个基本类Unix内核，现在已发展成一个真正的专有平台，最著名的是微软的Windows Server，也有来自蓝色巨人的IBM i和z/OS，仍然在数据中心存在并激增。可以说，IBM AIX是最后一个长期存在的商业Unix发行版，这实际上是随着Solaris和HP-UX的死亡而出现的专有平台。

历史不需要重复，但如果有充分的理由，看起来肯定会使历史重复。很难与开源的哲学和社区争论，这就是为什么我们中的许多人认为开源是不可避免的。因此，我们正在密切关注RISC-V的努力，以创建一个开源芯片架构，从最小的嵌入式设备到大型系统和超级计算机。

但重要的是不要太激动。架构及其操作系统之所以持续存在，是因为它需要数万亿行代码和数千万程序员来运行这个世界，而你不可能一下子改变一切。事实上，你不可能在几十年内改变一切。遗留应用程序和它们的平台出于良好的经济原因而持续存在，投资摊销只是其中的一部分。为改变而改变不是企业能够承受的，他们只有在真正不得不改变的时候才会改变。

因此，Windows Server是操作系统的X86，或者X86是芯片的Windows Server，这取决于你如何看待它，这两者都将在一定程度上与Linux和Arm相抗衡，因为没有人会重写Windows生产力工具集或企业中大量的Visual Basic和C#代码。就像一些大型机应用程序在Unix系统的巨大压力下仍然存在一样，从很多方面来看，Unix系统可以说是更好、更便宜的平台。虽然RISC有许多好处，但企业仍然规避风险。降低风险，正如近年来随着亚马逊的Graviton、阿里巴巴的Yitian和Ampere Computing的Altra的崛起，Arm服务器CPU所发生的那样。

然而，你总会为生活在过去而付出额外的代价。我们现在在AWS上看到了这一点，因为对于相同的工作量，Graviton2实例比X86实例提供了10%到40%的性价比提升。

在观察数据中心的35年中，我们发展了一条经验法则，这条法则在摩尔定律和其他竞争压力影响到系统时非常适用。至少对于数据库处理系统来说，每单位工作，大型机大约是Unix系统的两倍，而Unix系统大约是Windows Server或Linux系统的两倍。较小的专有系统最初比Unix贵一点点，但在20世纪90年代末和21世纪初，由于竞争压力，剩下的少数系统都被标准化了。Arm平台最终可能会在性价比方面提供另一个2倍的功能。

ISA的演进：X86、Sparc、Arm、RISC-V

如果AWS的Graviton比X86便宜40%,你可以打赌Graviton平台甚至比标价更便宜，该公司也获得了一些利润。否则，当AWS控制了自己的平台后，它将进行一场长期的游戏来提高利润率。

考虑到所有这些，Ventana Micro Systems在2021年9月退出了秘密模式，并一直在努力研究基于RISC-V指令集的服务器CPU设计。Ventana公司的首席执行官Balaji Baktha和首席架构师Greg Favor介绍了正在开发的RISC-V CPU Veyron系列最新情况。

Baktha和Favor以前都走过这条路，试图将新的ISA推向数据中心。所以他们知道该做什么，同样重要的是，该做什么不该做什么。

Baktha在半导体行业有很长的职业生涯，在互联网繁荣时期，他是iSCSI一家芯片初创公司的联合创始人之一，该公司于2001年被Adaptec收购，后被Microsemi吞并。Baktha于2002年加入Marvell，负责运营其无线、存储、嵌入式和新兴市场的多个业务部门，帮助运营了一段时间的Pi Mobile和Insilica，然后于2010年创立了Veloce Technologies，并创建了第一个64位Arm服务器和存储芯片。Applied Micro于2015年7月收购了Veloce，其知识产权和设计团队实际上是X-Gene产品线的基础。Applied Micro将两代X-Gene处理器投入该领域，但没有达到逃逸速度，该技术最终在2017年通过MACOM成为Ampere Computing的基础。

Baktha涉足帮助基金创业公司，在2018年7月联合创办Ventana做RISC-V服务器芯片之前，他是Apex半导体的董事长。在过去的两年里，Baktha一直是RISC-V国际公司的董事会成员，该公司大致类似于一个Linux风格的CPU社区。

Greg Favor以前与Baktha有过交集，他们一起工作并不奇怪。Favor早在1983年就开始在Zilog担任设计工程师，然后在一家名为Nexgen Microsystems的芯片初创公司担任高级设计工程师，该公司在20世纪90年代末的586/Pentium一代中创造了一系列克隆X86处理器，让英特尔有些心痛。在Nexgen工作了一年后，Favor决定自己创业，并于1989年成立了Tera Microsystens，在那里他是Sparc工作站处理器克隆产品microCORE的首席架构师，有趣的是，该产品是由惠普公司使用1000纳米工艺制造的。两年后，Favor以CPU架构师和高级研究员的身份加入AMD，四年后AMD收购Nexgen时，AMD自己的K5芯片与Pentium竞争出现了一些问题，Nexgen RISC-underlying-the-America core方法被引入，并成为Favor指导AMD的K6设计的核心。

像许多芯片设计师一样，Favor经常四处走动，以获得有趣的工作。他曾是宽带网络芯片设备制造商Redback Networks的处理器设计师。2005年，他在隐形CPU制造商Montalvo Systems工作了三年，该公司于2008年被Sun Microsystems收购，当时该公司正处于垂死挣扎，寻求自救的方法。2009年，当Sun被甲骨文(Oracle)吞并时，Favor跳槽到Applied Micro担任处理器工程副总裁。所以从某种意义上说，Favor致力于Arm服务器方面的工作，这是Baktha多年前就开始的工作。

Applied Micro在2017年被出售给MACOM，但MACOM并不是真的想要X-Gene Arm服务器芯片，而是它在通信电路方面的专业知识。这就是为什么X-Gene的许多设计和创造团队最终落入Carlyle Group手中，成为Ampere Computing的基础。Favor在Ampere Computing工作了一年，休息了一年从事一些秘密的工作，然后在2019年与Ventana的Baktha成为联合创始人。

这些经历让Baktha和Favor来到了RISC-V，许多人称之为第五代MIPS架构，以及真正开放架构的好处，并避免了让他人完全控制架构中可以添加什么和不可以添加什么的独裁。

Baktha表示，有了Arm，Veloce和Applied Micro这样的芯片设计者将会弄清楚超大规模计算和云构建者需要什么，弄清楚如何实现它，向Arm控股公司展示如何做到这一点，然后收取架构许可费，以访问他们帮助定义和构建的功能。

“在Arm上花了1亿美元之后，”Baktha告诉Next Platform，“我们意识到这是一个封闭的生态系统，这不是开放的，我们刚刚从垄断变成了双头垄断，我们意识到，好了，够了。”

因此，Baktha和Favor抓住了RISC-V架构和一群架构师，并模拟了如何扩展它以支持特定数据中心工作负载的CPU内核以外的各种加速，即使回到2018年，它也有望比基本RISC-V设计提升30%至70%。

“众所周知，如果你看看CPU从16纳米到10纳米再到7纳米的原始性能，它已经在下降，”Baktha说，这是一个我们都很熟悉的故事。“你花费数十亿美元来获得7%或8%的性能提升。但是，通过引入两个方面——特定领域加速和可组合性——我们能够在晶体管优势的基础上实现30%到70%的提升。但从根本上来说，要实现这一目标，关键是要拿出一个在250到300瓦范围内与X86和Arm提供商所能提供的相同或更好的单插槽性能数字。如果你不能做到这一点，并继续前进，甚至不要打扰。您还需要通过缓存一致性架构来加速工作负载。如果你不做缓存一致性架构，如果你在做两阶段计算——CPU和CPU，等等——那是一个失败者的游戏。所以如果你能把这两件事结合起来，你就有了一个成功的公式。这是Ventana打造世界级处理器的创始前提。我们开始使用TSMC 5纳米作为我们的起点，我们已经能够实现3.6GHz，我们核心的功率是首屈一指的。”

从RISC-V开始，Ventana有了一个干净的石板和一个高度精简的指令集，而Veyron处理器内核为每个内核提供了Baktha所谓的“强大”的私有L1和L2缓存。这些内核通过高性能(和专有)互连相互连接，事实上，互连有一个层次结构，允许16核小芯片粘合在一起成为更大的处理器复合体，但Veyron互连不是一个大型结构（这是许多架构的瓶颈），而是可以扩展内存、I/O和芯片互连，以便内核可以保持供电。Veyron处理器拥有服务器级芯片中预期的所有标准虚拟化挂钩、内存和I/O中断。

目前，Ventana正在展示其16核小芯片设计，并与一位未透露姓名的合作伙伴合作开发I/O芯片。这似乎意味着Ventana将使用类似NUMA的方法来构建插槽，就像AMD对其Epyc处理器所做的那样，在中央有一个I/O和内存芯片，并悬挂着内核的小芯片。但是这个看起来有一些有趣的变化。

Veyron互联

根据相关演示文稿，Veyron互联是一种“高性能并行D2D互联”，具有“最低的延迟和功耗”，并且“高度可扩展”。

Veyron V1和V2处理器使用小芯片组合。对于Veyron V1，核心小芯片采用台积电的5纳米工艺实现，非核心(即I/O和内存芯片)采用16纳米工艺蚀刻。对于Veyron V2，看起来像是核心缩小到3纳米工艺，I/O和内存芯片将缩小到12纳米。考虑到Global Foundries没有16纳米工艺，我们推测TSMC是这些I/O芯片的代工厂。节点混合旨在使芯片产量最大化，同时降低组装计算机复合体的成本。

准确说，V1内核有一个512KB的L1指令缓存和一个合理的64KB L1数据缓存，然后是另一个相当瘦的512KB L2数据缓存。但Veyron V1在每个V1核心联合体中都有一个巨大的48MB三级高速缓存，这是一个巨大的576MB三级高速缓存，用于12个16核集群，384MB用于8个集群。Genoa的三级高速缓存最高可达384MB，Sapphire Rapids最高可达112.5MB，Altra Max最高仅为16MB。如果内存子系统能够保持高速缓存，并且不会一直丢失，那么Veyron V1的性能应该会非常出色。(稍后会有更多的内容。)

简洁的一点是总线，D2D接口实际上实现了Arm的AMBA CHI互连接口，正在BoW(线束)并行传输上运行AMBA CHI。

Veyron互联规模高达12个小芯片，单一插座上有192个核心。这与AMD今年晚些时候推出的基于“Bergamo”Epyc Zen 4的X86服务器芯片一样好，也与Ampere Computing目前使用的Altra Max Arm服务器芯片相媲美。

很快，RISC-V将在数据中心运行。

原文链接：

https://www.nextplatform.com/2023/02/02/the-first-risc-v-shot-across-the-datacenter-bow/