三维集成电路是提高电子设备效率以满足消费者巨大需求的关键部分。它们一直在不断发展，但将理论研究转化为实际设备并不容易。现在，来自日本的研究团队设计了一种新的方案，可以将这些理论变为现实。

最近，东京大学工业科学研究所的研究人员在2023年的VLSI研讨会上发表了一项有关纳米片氧化物半导体的沉积过程的研究报告。该过程所得到的氧化物半导体，在晶体管中具有高载流子迁移率和可靠性。

三维集成电路由多层组成，每层都在整体功能中扮演着不同的角色。氧化物半导体因其能够在低温下加工，同时具有高载流子迁移率和低电荷泄漏率，并且能够承受高电压，因此成为各种电路组件材料引起了很多关注。

在电极可能在集成过程中暴露于氧气并被氧化的过程中使用氧化物比金属更有优势。

然而，在制造器件时可靠地沉积非常薄的氧化物半导体材料所需的过程是具有挑战性的，并且迄今尚未完全建立。最近，研究人员报告了一种原子层沉积（ALD）技术，可以生产适合大规模集成的层。

这项研究的首席作者Kaito Hikake解释道："通过使用我们的工艺，我们对场效应晶体管（FET）进行了系统性研究，以确定它们的限制并优化它们的性能。" FET可以控制半导体中的电流流动。 "我们调整了组件的比例和制备条件，并获得了多门纳米片FET的研发成果，以实现常闭操作和高可靠性。"

研究结果表明，采用原子层沉积技术制造的氧化物半导体FET表现最佳。多栅纳米片FET据信是首个将高载流子迁移率和可靠性特征与正常关闭操作相结合的器件。

“在电子等快速发展领域，将概念验证的发现转化为工业相关的过程非常重要，”高桥正晴（Masaharu Kobayashi）资深作者说道，“我们认为我们的研究提供了一种可靠的技术，可用于生产满足市场需求的、具有高功能性的可制造三维集成电路器件。”

这项研究的发现可能为半导体电子设备制造中的一个主要障碍提供解决方案。有望将更多高功能性电子设备的设计带入实际产品中。