晶体管是半导体器件，可以调节、放大和产生电流，是大多数电子设备的核心组件。电子工程师一直在努力开发越来越小的晶体管，因为这可以支持制造更紧凑的设备。

然而，晶体管的缩小可能会对它们的能量消耗产生负面影响，因为会出现某些挑战，如短通道效应和由量子隧道效应引起的电流泄漏等。利用铁电材料的负微分电容（NDC），可以潜在地降低较小晶体管的能量消耗。

NDC是铁电材料中的一种现象，其中电荷的变化导致材料的净电压移向相反的方向，因此电荷的增加会引起电压的降低。可以用铁电氧化铪（HfO2）或Hafnia来实现这种现象的铁电材料之一。

三星电子高级技术研究所、三星电子公司、成均馆大学和全北国立大学的研究人员最近展示了使用铁电硅酸铪制造低功率晶体管的前景。他们在Nature Electronics上发表的论文可能为创建消耗有限能量的小型逻辑设备开辟了新的可能性。

“通过将铁电层融入到门极堆栈中，而非高介电常数介质，可以显著降低晶体管的工作电压，”在进行研究的研究人员之一Sanghyun Jo告诉Tech Xplore。"这是因为在门极堆栈中加入具有负电容转移（NDC）的铁电层可导致总电容增加，而不必添加铁电层的情况下总电容会降低，与传统的门极堆栈不同，传统的门极堆栈中任何层的添加都会降低总电容。”

最近哈氧化物基铁电体的发展促使越来越多的研究小组尝试利用易于与现有半导体制造工艺集成的策略，在晶体管中利用NDC效应。然而，很少有研究能够证明将超薄铁电性哈氧化物集成到门极堆栈中可以降低晶体管的能耗。

“到目前为止，针对经过缩放的硅基晶体管，NDC对电气效益的证据仍然有限，”Jo说，“我们的主要目标是证明NDC在经过缩放的硅基结构中的观察性，并研究其在开发先进低功耗逻辑器件方面的潜力。”

为了进行实验，乔和他的同事们首先开发了厚度相当于商业逻辑器件中用于创建栅极叠层的薄膜的铁电氧化铪（即掺杂Zr的HfO2）薄膜。最终，他们成功地生产出厚度低于2纳米的超薄铁电氧化铪薄膜。

Jo解释说：“通过各种分析方法，这些薄膜中铁电性的存在得到了证实。” 随后，在将铁电层纳入场效应晶体管（FETs）的栅极层之前，我们研究了包括厚度低至1 nm的超薄铁电体的金属氧化物半导体电容器（MOSCAPs）中的负电导现象。通过直接观察极化电场关系的S形曲线，我们得到了非常明确的负电导证据。”

研究人员还进行了测试，以评估他们生产的非线性电容器（NDC）的可调性以及当设备长时间运行时NDC效应的持久性。最后，他们证明了他们铁电薄膜的NDC能够增强场效应晶体管（FETs）的性能。为了实现这一点，他们将其中一个2纳米薄膜纳入了FinFET的门极堆中。

Jo 表示：“这种整合成功地通过S形极化-电场关系在适合FET操作的电压范围内生成了NDC，从而大大提高了性能。因此，我们的顺序方法包括开发超薄的铁电氧化铪膜，验证其铁电性质，评估NDC的可观察性，探索NDC的可调性和长期运行的耐久性，并最终将其应用于FET。”

总的来说，Jo及其同事收集的发现突显了利用铁电材料的非雷诺德数(NDC)创造低功率逻辑设备的潜力。他们特别使用超薄铁电氧化铪提供了实验性证据，然而同样的优势很快也可以使用其他铁电材料体现出来。

Jo说：“通过直接观察缩放的基于硅的结构中的NDC，我们实现了验证，并通过观察增强的总电容进一步确定了验证”。 “这些电学测量结果得到了模拟的进一步补充。为了确保我们的观察结果的稳健性，我们对栅极结构中的层进行了深入分析。这涉及测量它们的厚度和确定它们的精确原子组成，这对于验证电学测量结果和排除任何潜在高介电常数效应是必不可少的。”

在他们的论文中，Jo和他的同事们还介绍了一种可靠的方法来通过控制掺杂技术中的界面电荷来调节铁电铪酸盐中的NDC区域。这种方法以及他们观察到的超过1015个电压脉冲周期下的稳健的NDC现象，可以促进先进逻辑器件中成功实现NDC。

值得注意的是，团队在紧凑晶体管中利用NDC的方法不需要对器件进行任何结构修改，并且也与3D架构兼容。这使得它更容易在大规模上实施。

“在我们最近的研究中，我们成功地展示了铁电铪酸盐作为实现NDC FET的有望材料的潜力，” Jo补充道。“接下来，我们的下一个目标将是确定和优化特定的参数或因素，以最大程度地提高NDC的性能。这涉及到揭示多晶铁电性材料（包括铁电铪酸盐）中NDC的精确机制，因为目前的NDC模型是为单晶铁电性材料设计的。”